1樓：攻略規律
邏輯圖只是把原理畫出來而已，實際如果是接整合塊的話，不同的整合塊在接的時候會有不同規定，比如哪只腳一定得接0，哪只腳得接下一塊整合塊的哪只腳。
求數字邏輯畫電路圖的軟體
2樓：蓴灬叔
畫模擬電路
或含晶元copy的電路圖的話bai就用：protel dxp 2004。（也可畫數字邏du輯zhi圖）
畫數字邏輯電路就用daoquartus ii 。（數字專用，fpga等數字邏輯圖都能畫，可**功能，時序等）
altium公司作為eda領域裡的乙個領先公司，在原來protel 99se的基礎上，應用最先進的軟體設計方法，於2023年率先推出了一款基於windows2000和windows xp作業系統的eda設計軟體protel dxp。並於2023年推出了整合protel完整pcb板級設計功能的一體化電子產品開發系統環境——altium designer2004版。
3樓：老牛問問
畫模擬電路或含晶元的電路圖的話就用：protel dxp 2004。（也可畫數字邏輯圖）版
畫數字邏輯電權路就用quartus ii 。（數字專用，fpga等數字邏輯圖都能畫，可**功能，時序等）
以上兩軟體都易學，使用方便很好用。
4樓：翾者·飛也
xilinx，非常專業的數位電路設計軟體。
在工業中用作積體電路設計及**。
前提是你要會vhdl描述語言。
如果只是簡單的畫畫圖，用微軟的office-visio即可網上有各種破解版本的visio。
5樓：匿名使用者
proteus能**各數字模擬硬體和微控制器軟體，很好用的；multisim**數字模擬及高頻也很不錯，兩款軟體任選一款都可以完成你需要的測試**功能。。
6樓：匿名使用者
protel99se
protel-dxp
數字邏輯電路中畫電路的時序圖怎麼確定clk是0還是1阿？？
7樓：無畏無知者
作為乙個邏輯模組的時鐘訊號，是明確的，週期固定，占空比固定；
畫其波形時，習慣上是先從低電平起，至於要畫幾個週期，就看要畫幾個輸出量，盡量看到這些輸出量都至少有個狀態的變化；
8樓：匿名使用者
clk端子有小圓圈的是下降沿有效；沒有小圓圈的是上公升沿有效
9樓：張漢松
根據元器件的工作模式確定
10樓：
這個很好判別，clk波形高電平為1低電平為零。
數字邏輯電路問題。求幫忙。。這個圖我知道怎樣畫，但是後面這個怎麼算阿，還有電路設計圖。。
11樓：匿名使用者
三五的多諧振蕩典型電路就是那樣的，只不過給出了c、讓你求r1r2而已。
往裡套就是了。
充電時t1 = 0.693(r1+r2)c = 60%·t = 6.93μs×60%
放電時t2 = 0.693r2c = 40%·t = 6.93μs×40%
所以r1+r2 = 6.93μs×60%÷0.693÷0.1μf = 60ω
r2 = 6.93μs×40%÷0.693÷0.1μf = 40ω於是r1 = 60-40 = 20ω
組合邏輯電路如下圖所示,試根據邏輯圖寫出邏輯函式式？來大神
y ab b c ab b c ab abc ab 已知組合邏輯電路如下圖所示，寫出真值表及輸出表示式，分析該電路的功能 可以用來做什麼 y a b c a b b a b c a b b b a c 1 a b b a b a b ab 二輸入端與非門 組合邏輯電路如題28圖所示，要求 寫出f的邏...
數字邏輯電路中 與門 或門 非門它們在邏輯電路中分別起什麼作
這個問題問得很奇怪.說 話應該是 與門 兩個條件都正確的時候,結果才正確.做解碼器,選通門等或門 兩個條件裡只要具備任意乙個,結果就正確.非門 條件正確則結果錯誤,條件錯誤則結果正確.或非門 先或後非,即兩個條件裡只要具備任意乙個,結果就錯誤異或門 判斷輸入的兩個條件相異的 同或門 判斷輸入的兩個條...
求電子電路組合邏輯電路設計步驟，設計一個組合邏輯電路需要哪四個步驟
首先列出真值表，三人或四人的一般常見，第二根據真值表寫函式表示式，再選擇三個或四個變數接邏輯開關，用與非門進行連線，當然要知道像74ls00這樣的器件連線，最好是畫草圖一個，這屬於小規模組合邏輯電路設計，也很實用 簡單成撒列 你一天都幹什麼去了 自己去看書 組合邏輯電路的設計方法 一 邏輯抽象 分析...