1樓：無畏無知者
啊你的懸賞很高嘛，只是這些知識太基礎了，不想多說，多點時間翻翻書吧；
我只說，一般的對於邏輯電路，輸入電平高於電源電壓的一半，就可算是輸入高電平了，反之則是低電平；
2樓：步秀榮賓橋
你這些題目還真有問題。如果是ttl閘電路，那好做，結果如後面描述。
但這些題目的輸入端開路，據我所知cmos與閘電路的輸入端是不可開路的，否則輸出高阻。除非教老師認可，懸空表示高電平輸入？
如是如此的話，
a）y1=1（與非，輸入為10）
b）y1=0（與非，輸入為11）
c）y1=1（與，輸入為11）
d）y1=1（與非，輸入為10）
e）y1=0（或非，輸入為10）
f）y1=0（或非，輸入為11）
【數字電子技術】說明這a-f題cmos閘電路輸出端的邏輯狀態，寫出相應輸出訊號的邏輯表示式。
3樓：小溪
你這些題目還真有問題。如果是ttl閘電路，那好做，結果如後面描述。
但這些題目的輸入端開路，據我所知cmos與閘電路的輸入端是不可開路的，否則輸出高阻。除非教老師認可，懸空表示高電平輸入？
如是如此的話，
a）y1=1（與非，輸入為10）
b）y1=0（與非，輸入為11）
c）y1=1（與，輸入為11）
d）y1=1（與非，輸入為10）
e）y1=0（或非，輸入為10）
f）y1=0（或非，輸入為11）
4樓：匿名使用者
c)的輸入是不是1 0？
數位電路如何判斷ttl閘電路和cmos閘電路的輸出邏輯狀態？
5樓：lao乾媽
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
cmos是場效電晶體構成，ttl為雙極電晶體構成
***s的邏輯電平範圍比較大（5～15v），ttl只能在5v下工作
cmos的高低電平之間相差比較大、抗干擾性強，ttl則相差小，抗干擾能力差
cmos功耗很小，ttl功耗較大（1～5ma/門）
cmos的工作頻率較ttl略低，但是高速cmos速度與ttl差不多相當。
功耗ttl閘電路的空載功耗與cmos門的靜態功耗相比，是較大的，約為數十毫瓦（mw）而後者僅約為幾十納(10-9)瓦；在輸出電位發生跳變時（由低到高或由高到低）,ttl和cmos閘電路都會產生數值較大的尖峰電流，引起較大的動態功耗。
數位電路判斷ttl閘電路和cmos閘電路的輸出邏輯狀態
6樓：乙元斐盛己
第一題與非門，乙個輸入端恆等於0，所以y=1；
第二題，或非門，乙個輸入端恆等於0，因此，相當於非門，y=輸入v的反；
第三題，異或門，乙個輸入端恒等與高電平，因此，v=1時，y=0;v=0時，y=1，類似乙個非門y=/v；
第四題，左上門為與門，左下門為與門輸入均為0低電平，故左下門恆輸出0低電平，右側門為或非門，因此，y=vcc*vil=vil的非，總的邏輯關係是乙個非門，y=/vil。
第五題，左側兩個門均為與非門，vdd相當於1，因此，左側上門輸出恆等於0，低電平，所以，該電路總的邏輯關係不受左下門影響了，故，y=0低電平
7樓：希秀芳寒儀
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
cmos是場效電晶體構成，ttl為雙極電晶體構成
***s的邏輯電平範圍比較大（5～15v），ttl只能在5v下工作
cmos的高低電平之間相差比較大、抗干擾性強，ttl則相差小，抗干擾能力差
cmos功耗很小，ttl功耗較大（1～5ma/門）
cmos的工作頻率較ttl略低，但是高速cmos速度與ttl差不多相當。
功耗ttl閘電路的空載功耗與cmos門的靜態功耗相比，是較大的，約為數十毫瓦（mw）而後者僅約為幾十納(10-9)瓦；在輸出電位發生跳變時（由低到高或由高到低）,ttl和cmos閘電路都會產生數值較大的尖峰電流，引起較大的動態功耗。
8樓：隱文玉王釵
ttl閘電路的輸入端懸空時相當於高電平輸入輸入端接有電阻時其電阻阻值大於1.4k時該端也相當於高電平電阻值小於0.8k時該端才是低電平。
而cmos邏輯閘電路輸入端不管是接大電阻還是接小電阻該端都相當於低電平即地電位。按照這個原則判斷很清晰了
說明cmos閘電路輸出端的邏輯狀態
9樓：匿名使用者
學會使用晶元手冊，也就是datesheet，這對乙個電子專業的學生是最基礎的，這方面的能力是需要培養的，對以後的工作學習都是很有幫助的！謝謝！
試寫出下列圖中各門電路的輸出分別是什麼狀態?(其中(a)(b)為ttl閘電路,而(c)為cmos閘電路)
10樓：匿名使用者
邏輯積體電路的輸入端接下拉電阻，是為了使該端處於低電平。
根據ttl邏輯積體電路的內部結構，由於輸入端有一定的、向外留出的輸入電流，該電流會在下拉電阻上產生壓降，使得該輸入端的電壓＞0v，若下拉電阻阻值較大將使輸入端電壓超過低電平的最高電壓限值，這樣輸入端電平處於過渡區甚至高電平區，導致電平錯誤。而上拉電阻可以取較大阻值。對於基本型ttl邏輯積體電路74xx，下拉電阻的限值約為≤1.
3kω。
(a)圖中下拉電阻10kω，大大超過限值，該輸入端為高電平，則y1=(vil+1)'=0；
(b)圖中下拉電阻51ω，小於限值，該輸入端為低電平，則y2=1異或0=1；
(c)對於cmos邏輯電路，因其輸入電阻極大，上、下拉電阻的限值為≤1mω。圖中下拉電阻10kω，遠小於限值，該輸入端為低電平，則y3=(vih·0)'=1；
注意：基本型ttl邏輯積體電路74xx早已被多種改進型替代，輸入端下拉電阻的阻值上限有不小的提高，即便是目前應用已經較少的低功耗肖特基ttl邏輯積體電路74lsxx，下拉電阻的限值約為≤20kω。所以，這是乙個比較古老、落伍的知識點考核。
汽車電子技術專業主要學什麼，汽車電子技術專業學什麼
汽車電子技術專業主要學機械設計基礎 發動機原理與汽車理論 電工技術 電子技術 汽車電子控制技術 汽車效能與實驗 汽車運用與維修 機械設計基礎課程設計 汽車拆裝 汽車修理。培養從事汽車等各類機動車的電器與電路的執行 除錯 維修與技術管理等工作的高階技術應用性專門人才。汽車電子技術專業就業前景 汽車電子...
電子技術應用學什麼 應用電子技術是學什麼
英語口語交流，數學應用，語文理解能力，語數外三科都有，體育課也有，設計課也有，實踐操作課，能力培養課。電子技術應用專業，是培養安裝 管理和維修各種電子通訊裝置 工業電視 寬頻接入的能力的專門人才。電子技術應用主要課程有 計算機操作及應用 電工原理 電子技術 邏輯設計 微機原理 高頻電路 電子線路ca...
電子技術應用專業學什麼？應用電子技術是學什麼
電子技術應用主要學習如下內容 計算機操作及應用，電子技術，電子原理，邏輯設計，電子線路設計與工藝，計算機網路技術，家電維修，電子電工，微機原理，高頻電路，pcb設計與製作，通訊原理，機械製圖，電氣工程及自動化，電氣自動化等等。未來發展，天地廣闊。未來前景很不錯，隨著物聯網和人工智慧的逐步普及，對人才...