1樓：匿名使用者
某ttl閘電路的輸入端通過一0.5kω的電阻接地，則該輸入端相當於 輸入（ 低）電平
2樓：匿名使用者
第99回 守官箴惡奴同破例 閱邸報老舅自擔驚 第100回 破好事香菱結深恨 悲遠嫁寶玉感離情
ttl同或門輸入端通過100k歐電阻接地，相當於高電平還是低電平？
3樓：匿名使用者
ttl同或門輸入端通過100k歐電阻接地，輸入端輸入相當於高電平。
為什麼cmos閘電路的輸入端通過電阻接地時，總是相當於低電平
4樓：墨汁諾
就是把輸入端通過電阻接到了地，coms元件是電壓控制的，輸入電流很小（近乎是0），版在電阻上的權
壓差幾乎是0（歐姆定律），也就是電阻兩端電位相等，地就是0電位，就是低電平。
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
cmos是高阻抗電路，輸入端通過電阻接地就是把輸入端下拉到低電平，因為這個電阻遠小於輸入阻抗。
5樓：很是感動
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
6樓：維維豆奶
因為懸空時可以看作是輸入端接乙個無窮大的電阻，當輸入電
阻大於ikω時，輸入電平就變為閾值電壓uth即為高電平，所以相當於邏輯1。數位電路中，把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
7樓：匿名使用者
因為懸空時相當於為高阻抗，電壓不為零，此時故為1；接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0。
ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。
在數字邏輯電路中，低電平表示0，高電平表示1。一般規定低電平為0~0.25v，高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7v左右。
擴充套件資料
數位電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路，電壓對應的邏輯電平也不同。
在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上公升沿；數字電平從高電平（數字「1」）變為低電平（數字「0」）的那一瞬間叫作下降沿。
8樓：匿名使用者
再給你乙個圖看一下，你就明白了。
因為ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖，這是ttl反相器的內部結構，你可以看到輸入端確實是射極輸入的，建議你看一下數電中關於閘電路章節的知識
9樓：匿名使用者
這種很容易理解的，懸空為1、接地為0。懸空時相當於為高阻抗，電壓不為零，此時故為1，接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0
TTL閘電路輸入端通過電阻接地相當於輸入什麼電平
輸入了高電制平。在數字邏bai輯電路中，低du電平表示0，高電平表示1。一般規zhi定低電平為0 dao0.25v，高電平為3.5 5v。也有其他的可能，如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最...
TTL電路如題圖 a 所示，加在輸入端的波形如圖 b 所示，畫出輸出Y的波形
解 約束條件 b 1時，y c非 b 0時，y a非 c 非 a c非 圖 a 所示邏輯電路的a b端輸入波形如圖 b 所示，畫出此電路在s 1和s 0時輸出端f的波形。f as bs as bs s 是控制訊號 s 0 f a s 1 f b 試畫出如圖所示電路中，邏輯電路 a 和 b 的輸出波形...
2019嘉定區一模某同學設計的由某閘電路構成的簡單
a 由題意知，該電路為非閘電路，電路中虛線框內電路的符號是 1 故a錯誤 b 同理，b錯誤 c 當光敏電阻受到光照時，天亮，不需要燈亮，故c錯誤d 當光敏電阻不受光照時，電阻較大，閘電路輸入低電壓，經非門後，燈兩端電壓較高，故小燈l亮，故d正確故選d 設計乙個路燈自動控制開關電路，能在天黑時自動點亮...